Elpida Memory, uno de los principales fabricantes de memoria DRAM y socio de Rambus, anunció el martes pasado el desarrollo de un chip de memoria XDR de 1 Gb capaz de operar a 7,2 GHz, lo cual lo convierte en el dispositivo DRAM más veloz del mercado.
El nuevo dispositivo XDR de Elpida se fabrica mediante un proceso de 65nm y opera con bajo voltaje (1,5 V) y una interfaz de 32 bits. Gracias a sus 7,2 GHz, el chip de memoria es capaz de brindar 28,8 GB/seg., lo cual constituye un ancho de banda sin precedentes para un dispositivo DRAM de bajo consumo.
Elpida posiciona a sus nuevos chips de memoria en el rubro de aplicaciones exigentes de gran ancho de banda, tales como consolas de juegos, TVs digitales y grabadoras de discos blu-ray.
“Los productos electrónicos de consumo de hoy en día requieren tanto alta performance como eficiencia energética”, dijo Sharon Holt, vicepresidente senior de licenciamiento y marketing en Rambus. “El liderazgo de Elpida junto con la arquitectura de memoria XDR posibilitan una amplia gama de novedosos productos para el consumidor”.
La distribución de muestras de los nuevos chips XDR ya comenzó, y la producción masiva está prevista para comenzar en abril de este año.
Showing posts with label DRAM. Show all posts
Showing posts with label DRAM. Show all posts
Saturday, May 2, 2009
Elpida lanzó un chip de memoria XDR de 7,2 GHz
El nuevo chip XDR de 1 Gb es el dispositivo de memoria DRAM más veloz del mercado actual. Es capaz de brindar un ancho de banda de 28,8 GB/seg. La empresa lo posiciona en el rubro de aplicaciones exigentes en cuanto al ancho de banda de memoria, tales como consolas de juegos, TVs digitales y grabadoras de discos blu-ray.
Wednesday, April 29, 2009
NEC presentó una nueva tecnología de memoria no volátil
La empresa anunció su éxito en demostrar la operación de un nuevo flip-flop magnético (MFF) no volátil, el cual podría derivar en la creación de sistemas en un chip (SoCs, system-on-chips) que requieran cero energía al encontrarse en estado ocioso y puedan volver a la actividad en tiempo mínimo. Si bien se parece a la memoria flash convencional, la nueva tecnología no está limitada en cuanto el número de ciclos de escritura.
Las operaciones efectuadas por NEC sobre su nuevo flip-flop magnético (MFF) fueron producidas mediante la integración de un flip-flop de datos (DFF) con uniones de túneles magnéticos (MTJ), junto con circuitos que cambian la dirección de la magnetización de los MTJ.
El MFF opera con el mismo voltaje que los flip-flops existentes, lo cual le otorga versatilidad para usarse como una herramienta de biblioteca para el diseño del layout de los SoCs (system-on-chips). En la eventualidad de una pérdida de alimentación eléctrica, los MTJs pueden llevar a cabo las funciones del MFF.
Los MTJs en el MFF fueron creados usando el mismo proceso que se utiliza en los MTJs de la memoria MRAM de 250 MHz originalmente desarrollada, diseñada y fabricada por NEC. El proceso facilita la integración de MFFs y MRAMs en un mismo SoC.
El consumo energético de los SoCs tiende a incrementarse con la miniaturización y la creciente sofisticación de los circuitos. Sin embargo, la demanda de artefactos electrónicos que usan SoCs y consumen poca energía está creciendo. La combinación de funciones avanzadas con bajo consumo se ha convertido en esencial en el desarrollo de artefactos electrónicos.
Una forma de reducir el consumo energético de los SoCs consiste en eliminar la necesidad de alimentación eléctrica cuando el dispositivo se encuentra inactivo. Sin embargo, los circuitos lógicos de los SoCs se basan en puertas CMOS cuyos datos se pierden si se corta el suministro eléctrico. Para proteger los datos en modo ocioso o stand-by, el suministro eléctrico no puede cortarse para ciertas porciones de un SoC. Por esta razón, resulta difícil reducir a cero el nivel de energía suministrado a un SoC.
Dado que los circuitos lógicos en casi todos los SoCs se basan en circuitos sincronizados por reloj, cuando un DFF se vuelve no volátil, todos los circuitos lógicos se vuelven no volátiles. Si los DFFs son reemplazados por MFFs y la memoria SRAM volátil se reemplaza por MRAM no volátil, todo el SoC se vuelve no volátil, lo cual facilita el diseño de SoCs de cero consumo en estado ocioso.
Los MFFs y MRAMs, además de reducir el consumo, proveen capacidad de escrituras ilimitadas, a diferencia de otras tecnologías de memoria no volátil, como FeRAM, cuya cantidad de ciclos de escritura es limitada.
Las operaciones efectuadas por NEC sobre su nuevo flip-flop magnético (MFF) fueron producidas mediante la integración de un flip-flop de datos (DFF) con uniones de túneles magnéticos (MTJ), junto con circuitos que cambian la dirección de la magnetización de los MTJ.
El MFF opera con el mismo voltaje que los flip-flops existentes, lo cual le otorga versatilidad para usarse como una herramienta de biblioteca para el diseño del layout de los SoCs (system-on-chips). En la eventualidad de una pérdida de alimentación eléctrica, los MTJs pueden llevar a cabo las funciones del MFF.
Los MTJs en el MFF fueron creados usando el mismo proceso que se utiliza en los MTJs de la memoria MRAM de 250 MHz originalmente desarrollada, diseñada y fabricada por NEC. El proceso facilita la integración de MFFs y MRAMs en un mismo SoC.
El consumo energético de los SoCs tiende a incrementarse con la miniaturización y la creciente sofisticación de los circuitos. Sin embargo, la demanda de artefactos electrónicos que usan SoCs y consumen poca energía está creciendo. La combinación de funciones avanzadas con bajo consumo se ha convertido en esencial en el desarrollo de artefactos electrónicos.
Una forma de reducir el consumo energético de los SoCs consiste en eliminar la necesidad de alimentación eléctrica cuando el dispositivo se encuentra inactivo. Sin embargo, los circuitos lógicos de los SoCs se basan en puertas CMOS cuyos datos se pierden si se corta el suministro eléctrico. Para proteger los datos en modo ocioso o stand-by, el suministro eléctrico no puede cortarse para ciertas porciones de un SoC. Por esta razón, resulta difícil reducir a cero el nivel de energía suministrado a un SoC.
Dado que los circuitos lógicos en casi todos los SoCs se basan en circuitos sincronizados por reloj, cuando un DFF se vuelve no volátil, todos los circuitos lógicos se vuelven no volátiles. Si los DFFs son reemplazados por MFFs y la memoria SRAM volátil se reemplaza por MRAM no volátil, todo el SoC se vuelve no volátil, lo cual facilita el diseño de SoCs de cero consumo en estado ocioso.
Los MFFs y MRAMs, además de reducir el consumo, proveen capacidad de escrituras ilimitadas, a diferencia de otras tecnologías de memoria no volátil, como FeRAM, cuya cantidad de ciclos de escritura es limitada.
Saturday, March 28, 2009
Hynix reveló la memoria gráfica más veloz del mundo
Siendo uno de los principales proveedores mundiales de chips de memoria DRAM, Hynix Semiconductor anunció formalmente el lunes pasado sus chips GGDR5 capaces de operar a una velocidad de 7 GHz. La compañía comenzará a distribuir esos nuevos chips el año próximo, pero no se sabe aún si ATI y Nvidia los utilizarán con toda su velocidad.
Los nuevos chips de 1 Gb presentados por Hynix pueden correr a 7 GHz, lo que equivale a un 40 por ciento más que los chips más veloces disponibles en la actualidad. Las nuevas memorias de la empresa se construyen bajo la tecnología de proceso de 54nm de la compañía.
Además de su alta velocidad, los nuevos chips de Hynix también están diseñados para minimizar el consumo energético, requiriendo sólo 1,35 V de energía. Las DRAMs GDDR5 de la anterior generación requieren 1,5 V de energía, y pueden operar a una velocidad de hasta 4,5 GHz.
Los chips DRAM GDDR5 de 1 Gb de Hynix cumplen los estándares del JEDEC. La compañía planea iniciar la producción en volumen durante la primera mitad del año próximo.
Hynix no reveló si sus nuevos chips de 7 GHz están actualmente siendo testeados por sus principales clientes (ATI, la división de productos gráficos de AMD, y Nvidia). Teóricamente, los nuevos chips de memoria de 7 GHz podrán usarse en la placas gráficas de próxima generación de las líneas Radeon y GeForce, de ATI y Nvidia respectivamente, pero si se tiene en cuenta que los desarrolladores de GPUs tienden a ser conservadores en lo referido a las velocidades de reloj de las memorias DRAM, es posible que las nuevas placas gráficas usen los chips de Hynix a velocidades menores que la máxima.
Los chips de memoria GDDR5 de 7 GHz podrían proveer anchos de banda máximos de 224 GB/seg. o de 448 GB/seg. al conectarse a un procesador mediante un bus de memoria de 256 bits o de 512 bits, respectivamente.
Los nuevos chips de 1 Gb presentados por Hynix pueden correr a 7 GHz, lo que equivale a un 40 por ciento más que los chips más veloces disponibles en la actualidad. Las nuevas memorias de la empresa se construyen bajo la tecnología de proceso de 54nm de la compañía.
Además de su alta velocidad, los nuevos chips de Hynix también están diseñados para minimizar el consumo energético, requiriendo sólo 1,35 V de energía. Las DRAMs GDDR5 de la anterior generación requieren 1,5 V de energía, y pueden operar a una velocidad de hasta 4,5 GHz.
Los chips DRAM GDDR5 de 1 Gb de Hynix cumplen los estándares del JEDEC. La compañía planea iniciar la producción en volumen durante la primera mitad del año próximo.
Hynix no reveló si sus nuevos chips de 7 GHz están actualmente siendo testeados por sus principales clientes (ATI, la división de productos gráficos de AMD, y Nvidia). Teóricamente, los nuevos chips de memoria de 7 GHz podrán usarse en la placas gráficas de próxima generación de las líneas Radeon y GeForce, de ATI y Nvidia respectivamente, pero si se tiene en cuenta que los desarrolladores de GPUs tienden a ser conservadores en lo referido a las velocidades de reloj de las memorias DRAM, es posible que las nuevas placas gráficas usen los chips de Hynix a velocidades menores que la máxima.
Los chips de memoria GDDR5 de 7 GHz podrían proveer anchos de banda máximos de 224 GB/seg. o de 448 GB/seg. al conectarse a un procesador mediante un bus de memoria de 256 bits o de 512 bits, respectivamente.
Subscribe to:
Posts (Atom)
Posts
